L310 ไม่ขึ้นภาพ

uacom

toshiba  L310  อาการมาไม่ขึ้นภาพ
•        CPU : T2390
•        Northbridge(NB) : LE82GL 960
•        Southbridge(SB): BD82801HBM
•        KBC(Embeded Controller),SIO :wpce775LA0DG
•        Mainboard part numbers : DA0TE1MB8F0

สิ่งที่ทำไปแล้ว วาง SB เป็น HBM  ใหม่และมี step power มาให้ดูขอคำแนะนำด้วยครับท่านผมนับได้8 เสต็ป
วัดไฟตามจุด 3v  5v มีมา  ไฟ SW มี 3.3 v ไฟเลี้ยงแรม cpuมีมา  แต่ไม่ขึ้นภาพครับ ไม่ทราบว่าผมยังพลาดจุดในการตรวจเช็คจุดใหนขอท่านพี่ๆช่างทั้งแนะนำต่อทีครับ

admin

                               
เข้าสู่ระบบ/ลงทะเบียน เพื่อดูภาพขนาดเต็ม

นับสเตป รวมกับดูการกินกระแส จากภาพ สเตปไปใหลดใหม่ เดี๋ยวเติมแต้มเพิ่มให้ เพราะทำใหม่แล้วน่าจะเข้าใจง่ายกว่า
http://nbfix.net/discuz/forum.php?mod=viewthread&tid=690&fromuid=1

uacom

นับได้ 17 สเต็ป      http://youtu.be/R8nxh_wyESg       หาในวงจร    PLTRST# PCIRTS# หมายความว่าอย่างไร และต้องทำงัยต่อครับ บอกใบ้ให้ทีครับไม่ทราบจริงๆ  มีวงจรแล้วหาอย่างไร นะนำผมด้วยครับ  

unicorn99

PLTRST# PCIRTS# หาในวงจรว่ามันมีไหม มันวิ่งออกจาก ตัวไหน กำลังจะไป ชนตัวไหน
ให้เช็คตรงนั้นแหละ เช่น PLTRST# PCIRTS# มันออก มาจาก IC1 เราก็ไปเริ่มที่ IC1 มันออกมาแล้วจะไปที่ IC 2 ประมาณนี้  ... แต่ก็ต้องดูว่ามันหยุดอยู่ที่กระแสเท่าไร ประกอบด้วย

.......................อย่างงี้พอจะใช่ไหมพี่เกื้อ....เสริมทีหากเข้าใจผิด......

...มั่วแบบมีหลักการ บางทีก็นำมาสู่ความสำเร็จ ได้หลายตัวแหละ.......{:57:} ที่สั่งของไปได้รับแล้วครับ แล้วพี่เพิ่มแต้มให้ไหมครับสั่งอย่างนั้น

admin

ต้นฉบับโพสต์โดย uacom เมื่อ 2011-12-25 11:21

                               
เข้าสู่ระบบ/ลงทะเบียน เพื่อดูภาพขนาดเต็ม

นับได้ 17 สเต็ป      http://youtu.be/R8nxh_wyESg       หาในวงจร    PLTRST# PCIRTS ...

• PCIRTS คือ
  PCI Reset: This is the Secondary PCI Bus reset signal. It is a
  

logical OR of the primary interface PLTRST# signal and the state of
the Secondary Bus Reset bit of the Bridge Control register

• PLTRST#คือ
  
  

Platform Reset: The Intel

® ICH8 asserts PLTRST# to reset devices on

the platform (e.g., SIO, FWH, LAN, (G)MCH, TPM, etc.). The ICH8

asserts PLTRST# during power-up and when S/W initiates a hard reset

sequence through the Reset Control register (I/O Register CF9h). The

ICH8 drives PLTRST# inactive a minimum of 1 ms after both PWROK

and VRMPWRGD are driven high. The ICH8 drives PLTRST# active a

minimum of 1 ms when initiated through the Reset Control register (I/

O Register CF9h).

NOTE: PLTRST# is in the VccSus3_3 w

มันคือสัญญาณ Reset ระบบ เพื่อให้ระบบเริ่มทำงานใหม่

อยู่ใน SB ครับ เอาไปอ่านถ้าอ่านจบ ได้เป็น เทพแน่ๆ

http://www.intel.com/design/chipsets/datashts/313056.htm

admin

ต้นฉบับโพสต์โดย unicorn99 เมื่อ 2011-12-25 12:34

                               
เข้าสู่ระบบ/ลงทะเบียน เพื่อดูภาพขนาดเต็ม

แก้ไขครั้งสุดท้ายโดย unicorn99 เมื่อ 2011-12-25 12:38

PLTRST# PCIRTS# ห ...

                               
เข้าสู่ระบบ/ลงทะเบียน เพื่อดูภาพขนาดเต็ม

ถูกต้องนะครับ