|
แปลเป็นอังกฤษไว้ก่อนใครเก่งอังกฤษช่วยๆกันครับ เดี๋ยวพี่มาสรุปให้เป็นภาษาไทยอีกที (แปลเป็นไทยยากหน่อยเพราะบางคำแปลตามความหมายมันจะฟังแปลกๆ) บางอย่างเราไม่ต้องรู้ความหมาย แต่รู้ว่ามันทำอะไร และรู้ว่ามันต้องมีใน ช่วงใหนเท่านั้นเอง
1.RTC circuit: bridge the internal real time clock circuit, can also be called CMOS circuits, mainly used to store time and date and the ESCD (extended system configuration data).
1. วงจรRTC: เชื่อมวงจรภายในนาฬิกาเวลาจริง ยังสามารถเรียกวงจร CMOS ส่วนใหญ่ใช้ในการเก็บเวลา และวัน และ ESCD (ระบบขยายการกำหนดค่าข้อมูล)
2. return circuit (module): was part of the South Bridge internal power management module, all SLP signals that module circuit is complete.
2. วงจรย้อนกลับ (โมดูล): เป็นส่วนหนึ่งของ South Bridge ภายในอำนาจบริหาร SLP ทุกสัญญาณที่โมดูลเซอร์กิตเสร็จสมบูรณ์
3.VccSus:ICH4 the return module (start module) power, VccSus3_3 and VccSus1_5 V5REF_Sus three power supplies.
VccSus3_3 return module I/O buffer circuits power supply;
VccSus1_5 is returns the primary voltage of the module '
V5REF_Sus is the return module of the 5V reference voltage input.
3.VccSus:ICH4 พลังงานคืนโมดูล (โมดูลเริ่มต้น) VccSus3_3 และ VccSus1_5 V5REF_Sus สามแหล่งจ่ายไฟ
VccSus3_3 คืนโมดูพลังงานวงจรบัฟเฟอร์ I/O ให้
VccSus1_5 จะส่งกลับค่าแรงดันไฟฟ้าหลักของโมดูล '
V5REF_Sus เป็นโมดูลคืนของแรงดันอ้างอิง 5V ที่ขาเข้า
4.PWROK: this signal is represented by external to ICH4M ICH4 core voltage normal power good signal, when PWROK canceled, the ICH4 will reference PCIRST#.
Noteworthy is that in 3 within the RTC clock, PWROK failure. In order to ensure normal ICH4 PCIRST#.
4.PWROK: สัญญาณนี้จะถูกแสดง โดยภายนอก ICH4M ICH4 หลักแรงดันไฟปกติดีสัญญาณ เมื่อ PWROK ยกเลิก ICH4 ที่จะอ้าง PCIRST #
อำนาจอยู่ที่ใน 3 ภายในนาฬิกา RTC, PWROK ล้มเหลว เพื่อให้แน่ใจ ICH4 ปกติ PCIRST #
5.VGATE/VRMPWRGD (VGATE/VRM Power Good): this is output by the CPU core power manager represents CPU to the ICH4 power normal power good signal.
5.VGATE/VRMPWRGD (VGATE/VRM พลังงานดี): นี้เป็นผล โดยที่ CPU หลักพลังงานจัดการแสดง CPU ไป ICH4 พลังงานไฟฟ้าปกติดีสัญญาณ
6.CPUPWRGD (CPU Power Good): this is a power good signal output by the ICH4 to the CPU, and connected to the CPU. Southbridge sent the signal intended to tell all CPU power supply is normal, you can enter the standby state. This signal is within the ICH4 PWROK and after the VGATE/VRMPWRGD facies and formation.
6. CPUPWRGD (CPU Power Good): เป็นพลังงานดีสัญญาณผลลัพธ์ โดย ICH4 การ CPU และเชื่อมต่อกับ CPU Southbridge ส่งสัญญาณไว้จะบอกไฟ CPU ทั้งหมดเป็นปกติ คุณสามารถป้อนสถานะสแตนด์บาย สัญญาณนี้อยู่ภาย ใน ICH4 PWROK และ หลัง facies VGATE/VRMPWRGD และรูปแบบ
7.RSMRST#: South Bridge the return module reset signal input.
7.RSMRST#: South Bridge ส่งกลับ โมดูล reset signal input.
8.SUS_STAT# (suspend statas): pending status indicates. When this signal is referenced, indicates that the system is about to enter a low power state. I/O power supply
8.SUS_STAT# (ระงับ statas): พิจารณาสถานะบ่งชี้ เมื่อมีการอ้างอิงนี้สัญญาณ บ่งชี้ว่า ระบบคือการ ป้อนสถานะพลังงานต่ำI/O พาวเวอร์ซัพพลาย
9.V_CPU_IO#:CPU, South Bridge needs this power to output signal processor interface.
9.V_CPU_IO#:CPU, South Bridge ต้องพลังงานนี้ไปยังอินเทอร์เฟซสำหรับตัวประมวลผลสัญญาณเอาพุท
10.SUSCLK: RTC circuit in the South Bridge in hang of clocks, for the external chip as the refresh clock in use. In machines such as IBM,SONY often use. When in standby, when the clock to Board of EC/KBC (usually H8S), EC/KBC will go into low-power mode, H8S shocks into the jump itself.
10.SUSCLK: วงจร RTC ในSouth Bridge สร้าง clocks สำหรับชิพภายนอกเป็นการส่งกลับใช้ ในเครื่อง เช่น IBM, SONY มักจะใช้ เมื่ออยู่ในโหมดสแตนด์บาย เมื่อนาฬิกาเพื่อบอร์ดของ EC/KBC (ปกติ H8S), EC/KBC จะเข้าสู่โหมดพลังงานต่ำ H8S shocks เข้าข้ามตัวเอง
11.SYS_RESET# (system reset): the signal input to the South Bridge and South Bridge after anti-jumps, forcibly reset bridge's internal logic, which makes the machine restart
11.SYS_RESET# (เริ่มระบบใหม่): สัญญาณป้อน South Bridge และ South Bridge หลังจาก anti-jumps บังคับให้ตั้งSouth Bridge ในตรรกะ ซึ่งทำให้เครื่องรีสตาร์ท
|
|