ชมรมช่างซ่อมโน๊ตบุ๊ค แหล่งรวมความรู้ งานซ่อมโน๊ตบุ๊ค โหลดไบออส โหลดวงจร เรียนซ่อมโน๊ตบุ๊ค สอนซ่อมโน๊ตบุ๊ค

 ลืมรหัสผ่าน
 สมัครสมาชิก
ค้นหา
ดู: 2102|ตอบกลับ: 6

แรงดันไฟฟ้าส่วน Southbridge และสัญญาณ นาฬิกา

[คัดลอกลิงก์]
พอดีผมไปเจอในเว็บของจีนเห็นเป็นบทความภาษาจีน กุเกิ้ลแปลให้ ไม่รู้ว่าพอจะมีประโยชน์กับทางเว็บเปล่าครับ
ใครพอจะเรียบเรียงประโยค เหรอว่าคำพูดให้ฟังดูเข้าใจง่าย ก็รบกวนเรียบเรียงให้หน่อยนะครับ

1.RTC วงจร: Southbridge เวลาภายในวงจรจริงนาฬิกายังสามารถเรียกว่า CMOS วงจรส่วนใหญ่จะใช้ในการจัดเก็บวันที่และเวลาและ ESCD (ข้อมูลการกำหนดค่าระบบขยาย)

วงจร (โมดูล). ส่วนใต้สะพานภายในของโมดูลการจัดการพลังงานสัญญาณ SLP จึงเสร็จสิ้นการวงจรโมดูล

3.VccSus: ICH4 กลับภายในโมดูลพลังงาน (โมดูลใหม่), อำนาจ VccSus3_3 VccSus1_5 และ V5REF_Sus

ที่ VccSus3_3 เป็นโมดูลกลับ I / O buffer วงจรไฟฟ้า;

ผลตอบแทนโมดูล VccSus1_5 ไฟแรงดันไฟฟ้า '

V5REF_Sus กลับอ้างอิงแรงดันไฟฟ้าอินพุตโมดูล 5V

4.PWROK: สัญญาณนี้จะถูกส่งจากภายนอกเข้าสู่ภาวะปกติ ICH4M ตัวแทนหลักแรงดันไฟฟ้า ICH4 สัญญาณที่ดี ICH4 จะในการอ้างอิง PCIRST # เมื่อเมื่อ PWROK ยกเลิก

    เป็นมูลค่า noting ว่าภายในสามนาฬิกา RTC, PWROK ที่ถูกต้อง เพื่อให้เป็นไปรับประกันได้ว่า ICH4 สร้าง PCIRST ปกติ #

5.VGATE/VRMPWRGD (VGATE / VRM พลังงานที่ดี): นี่คือผลลัพธ์ที่เกิดจาก CPU core การจัดการพลังงานเพื่อ ICH4 ตัวแทนอำนาจไฟสัญญาณ CPU ปกติดี

6.CPUPWRGD (Power CPU ดี): นี่คือโดยการส่งออกไป ICH4 CPU อำนาจสัญญาณที่ดีควบคู่กับ CPU Southbridge อ้างสัญญาณนี้ตั้งใจจะบอกพลัง CPU เป็นปกติคุณสามารถป้อนรัฐบาย สัญญาณนี้จะเกิดขึ้นหลังจากการ PWROK, VGATE / VRMPWRGD ANDed ICH4 ภายใน

7.RSMRST #: Southbridge ต้องกลับโมดูลรีเซ็ตสัญญาณ

8.SUS_STAT # (ระงับ statas): ระงับแสดงสถานะ เมื่อสัญญาณนี้มีการอ้างอิงแสดงให้เห็นว่าระบบจะเข้าสู่สถานะพลังงานต่ำ

9.V_CPU_IO #: CPU, I / O อำนาจ Southbridge จำเป็นต้องใช้พลังงานเอาท์พุทสัญญาณอินเตอร์เฟซนี้โปรเซสเซอร์

10.SUSCLK: วงจร RTC ภายใน Southbridge ผลิตนาฬิกาแขวนใช้ที่จะใช้เป็นนาฬิการีเฟรชเพื่อชิปภายนอก มักจะใช้เช่น IBM, SONY เครื่อง เมื่ออยู่ในโหมดสแตนด์บายเมื่อนาฬิกาที่คณะกรรมการหลักของอีซี / KBC (H8S ปกติ), EC / KBC จะเข้าสู่โหมดพลังงานต่ำคราวนี้ช็อต H8S เข้าสู่สถานะกระโดดคลื่น

11.SYS_RESET # (รีเซ็ตระบบ): สัญญาณนี้จะเข้ากับ debounce Southbridge และ Southbridge หลังจากการบังคับให้ตั้งค่าตรรกะภายในของ Southbridge ทำให้เครื่องรีสตาร์ท
โพสต์ 26-1-2013 14:10:39 | ดูโพสต์ทั้งหมด
แปลเป็นอังกฤษไว้ก่อนใครเก่งอังกฤษช่วยๆกันครับ เดี๋ยวพี่มาสรุปให้เป็นภาษาไทยอีกที (แปลเป็นไทยยากหน่อยเพราะบางคำแปลตามความหมายมันจะฟังแปลกๆ) บางอย่างเราไม่ต้องรู้ความหมาย แต่รู้ว่ามันทำอะไร และรู้ว่ามันต้องมีใน ช่วงใหนเท่านั้นเอง
1.RTC circuit: bridge the internal real time clock circuit, can also be called CMOS circuits, mainly used to store time and date and the ESCD (extended system configuration data).
1.  วงจรRTC: เชื่อมวงจรภายในนาฬิกาเวลาจริง ยังสามารถเรียกวงจร CMOS ส่วนใหญ่ใช้ในการเก็บเวลา และวัน และ ESCD (ระบบขยายการกำหนดค่าข้อมูล)

2. return circuit (module): was part of the South Bridge internal power management module, all SLP signals that module circuit is complete.
2. วงจรย้อนกลับ (โมดูล): เป็นส่วนหนึ่งของ South Bridge ภายในอำนาจบริหาร SLP ทุกสัญญาณที่โมดูลเซอร์กิตเสร็จสมบูรณ์

3.VccSus:ICH4 the return module (start module) power, VccSus3_3 and VccSus1_5 V5REF_Sus three power supplies.
VccSus3_3 return module I/O buffer circuits power supply;
VccSus1_5 is returns the primary voltage of the module '
V5REF_Sus is the return module of the 5V reference voltage input.

3.VccSus:ICH4 พลังงานคืนโมดูล (โมดูลเริ่มต้น) VccSus3_3 และ VccSus1_5 V5REF_Sus สามแหล่งจ่ายไฟ
VccSus3_3 คืนโมดูพลังงานวงจรบัฟเฟอร์ I/O ให้
VccSus1_5 จะส่งกลับค่าแรงดันไฟฟ้าหลักของโมดูล '
V5REF_Sus เป็นโมดูลคืนของแรงดันอ้างอิง 5V ที่ขาเข้า

4.PWROK: this signal is represented by external to ICH4M ICH4 core voltage normal power good signal, when PWROK canceled, the ICH4 will reference PCIRST#.
Noteworthy is that in 3 within the RTC clock, PWROK failure. In order to ensure normal ICH4 PCIRST#.
4.PWROK: สัญญาณนี้จะถูกแสดง โดยภายนอก ICH4M ICH4 หลักแรงดันไฟปกติดีสัญญาณ เมื่อ PWROK ยกเลิก ICH4 ที่จะอ้าง PCIRST #
อำนาจอยู่ที่ใน 3 ภายในนาฬิกา RTC, PWROK ล้มเหลว เพื่อให้แน่ใจ ICH4 ปกติ PCIRST #

5.VGATE/VRMPWRGD (VGATE/VRM Power Good): this is output by the CPU core power manager represents CPU to the ICH4 power normal power good signal.
5.VGATE/VRMPWRGD (VGATE/VRM พลังงานดี): นี้เป็นผล โดยที่ CPU หลักพลังงานจัดการแสดง CPU ไป ICH4 พลังงานไฟฟ้าปกติดีสัญญาณ

6.CPUPWRGD (CPU Power Good): this is a power good signal output by the ICH4 to the CPU, and connected to the CPU. Southbridge sent the signal intended to tell all CPU power supply is normal, you can enter the standby state. This signal is within the ICH4 PWROK and after the VGATE/VRMPWRGD facies and formation.
6. CPUPWRGD (CPU Power Good): เป็นพลังงานดีสัญญาณผลลัพธ์ โดย ICH4 การ CPU และเชื่อมต่อกับ CPU Southbridge ส่งสัญญาณไว้จะบอกไฟ CPU ทั้งหมดเป็นปกติ คุณสามารถป้อนสถานะสแตนด์บาย สัญญาณนี้อยู่ภาย ใน ICH4 PWROK และ หลัง facies VGATE/VRMPWRGD และรูปแบบ

7.RSMRST#: South Bridge the return module reset signal input.
7.RSMRST#: South Bridge ส่งกลับ โมดูล reset signal input.

8.SUS_STAT# (suspend statas): pending status indicates. When this signal is referenced, indicates that the system is about to enter a low power state. I/O power supply
8.SUS_STAT# (ระงับ statas): พิจารณาสถานะบ่งชี้ เมื่อมีการอ้างอิงนี้สัญญาณ บ่งชี้ว่า ระบบคือการ ป้อนสถานะพลังงานต่ำI/O พาวเวอร์ซัพพลาย

9.V_CPU_IO#:CPU, South Bridge needs this power to output signal processor interface.
9.V_CPU_IO#:CPU, South Bridge ต้องพลังงานนี้ไปยังอินเทอร์เฟซสำหรับตัวประมวลผลสัญญาณเอาพุท

10.SUSCLK: RTC circuit in the South Bridge in hang of clocks, for the external chip as the refresh clock in use. In machines such as IBM,SONY often use. When in standby, when the clock to Board of EC/KBC (usually H8S), EC/KBC will go into low-power mode, H8S shocks into the jump itself.
10.SUSCLK: วงจร RTC ในSouth Bridge สร้าง clocks  สำหรับชิพภายนอกเป็นการส่งกลับใช้ ในเครื่อง เช่น IBM, SONY มักจะใช้ เมื่ออยู่ในโหมดสแตนด์บาย เมื่อนาฬิกาเพื่อบอร์ดของ EC/KBC (ปกติ H8S), EC/KBC จะเข้าสู่โหมดพลังงานต่ำ H8S shocks เข้าข้ามตัวเอง

11.SYS_RESET# (system reset): the signal input to the South Bridge and South Bridge after anti-jumps, forcibly reset bridge's internal logic, which makes the machine restart
11.SYS_RESET# (เริ่มระบบใหม่): สัญญาณป้อน South Bridge และ South Bridge หลังจาก anti-jumps บังคับให้ตั้งSouth Bridge ในตรรกะ ซึ่งทำให้เครื่องรีสตาร์ท
โพสต์ 26-1-2013 14:33:12 | ดูโพสต์ทั้งหมด
ถ้ามี block diagram หรือ วงจรประกอบ จะเข้าใจยิ่งขึ้นครับ

แสดงความคิดเห็น

Datasheet ในหมวดตำราเรียนมี อธิบายไว้อย่างละเอียดจนขี้เกียจจำครับ  โพสต์ 26-1-2013 15:01
ที่เจอมาก็ไม่มี block diagram เหมือนกันครับ  โพสต์ 26-1-2013 14:46
โพสต์ 26-5-2014 12:59:06 | ดูโพสต์ทั้งหมด
ขอบคุฌมากครับสำลับข้อมูลดี..ครับผม
โพสต์ 27-6-2015 11:50:44 | ดูโพสต์ทั้งหมด
ขอบคุณมากครับ
โพสต์ 28-6-2016 09:54:35 | ดูโพสต์ทั้งหมด
ขอบคุณครับพี่
โพสต์ 28-6-2016 10:01:43 | ดูโพสต์ทั้งหมด
ขอบคุณครับพี่
ขออภัย! คุณไม่ได้รับสิทธิ์ในการดำเนินการในส่วนนี้ กรุณาเลือกอย่างใดอย่างหนึ่ง ลงชื่อเข้าใช้ | สมัครสมาชิก

รายละเอียดเครดิต

ปิด

แจ้งข่าวก่อนหน้า /1 ต่อไป

รายชื่อผู้กระทำผิด|Mobile|รูปแบบข้อความล้วน|NBFIX

GMT+7, 21-11-2024 18:35 , Processed in 0.031557 second(s), 23 queries .

Powered by Discuz! X3.4 R20180101, Rev.59

© 2001-2017 Comsenz Inc.

ตอบกระทู้ ขึ้นไปด้านบน ไปที่หน้ารายการกระทู้